module top_module ( input clk, input d, output q );

    wire dff1_out, dff2_out,dff3_out;
    my_dff dff1(.clk(clk), .d(d),.q(dff1_out));
    my_dff dff2(.clk(clk), .d(dff1_out),.q(dff2_out));
    my_dff dff3(.clk(clk), .d(dff2_out),.q(q));
    
endmodule
